#### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-244791 (P2001-244791A)

(43)公開日 平成13年9月7日(2001.9.7)


(51) Int.Cl. <sup>7</sup>	識別記号	FI	テーマコード(参考)
H03H 11/24		H03H 11/24	B 5D090
7/25		7/25	5 J O 2 6
// G11B 7/005	5	G11B 7/005	В 5J092
H 0 3 F 3/08		H03F 3/08	5 J O 9 8
		審査請求 有 請求項の	数7 OL (全 11 頁)
(21)出顯番号	特顧2000-56771(P2000-56771)	(71) 出願人 000001889	
		三洋電機株式会社	
(22)出願日	平成12年3月2日(2000.3.2)	大阪府守口市京阪	本通2丁目5番5号
		(72)発明者 和田 淳	
		大阪府守口市京阪	本通2丁目5番5号 三
		<b>洋電機株式会社内</b>	
		(72)発明者 大塚 健志	
		大阪府守口市京阪	本通2丁目5番5号 三
	•	洋電機株式会社内	
		(74)代理人 100098305	
		弁理士 福島 祥	A.
		)/ ALL 1840 11	,
			最終頁に続く

## (54) 【発明の名称】 可変抵抗回路、演算増幅回路および集積回路

#### (57) 【要約】

【課題】 回路面積を小さくすることができるとともに、高精度に抵抗値を設定することができる可変抵抗回路、この抵抗回路を用いた演算増幅回路およびこの演算増幅回路を用いた半導体集積回路を提供する。

【解決手段】 抵抗値が $R \times 2i$  ( $i = 0 \sim 7$ ) ( $\Omega$ ) の8個の抵抗 $T1 \sim T8$  を直列に接続するとともに、オンしたときの寄生抵抗の抵抗値が $r \times 2i$  ( $\Omega$ ) となる 8個のスイッチS $1 \sim S8$ をそれぞれ抵抗 $T1 \sim T8$ に 並列に接続し、スイッチS $1 \sim S8$ をオン/オフすることにより抵抗値を変化させる。



#### 【特許請求の範囲】

【請求項1】 少なくとも一つの抵抗の抵抗値が異なり、直列に接続されるN(Nは2以上の整数)個の抵抗と、前記N個の抵抗の各々に並列に接続されるN個のスイッチとを備え、前記N個のスイッチをオン/オフすることにより抵抗値を変化させる可変抵抗回路であって、オンされたときの前記N個のスイッチの各々の寄生抵抗の抵抗値が、当該スイッチが並列に接続される抵抗の抵抗値に比例するもしくは比例に類似する正の相関を持つことを特徴とする可変抵抗回路。

【請求項2】 前記N個のスイッチの各々は、前記抵抗に並列に接続されるトランジスタを含み、前記トランジスタのゲート幅が当該トランジスタが並列に接続される抵抗の抵抗値に逆比例するもしくは逆比例に類似する負の相関を持つことを特徴とする請求項1記載の可変抵抗回路。

【請求項3】 前記N個の抵抗の各抵抗値は、 $R \times 2i$  ( $\Omega$ ) (iは $0 \sim (N-1)$  の整数)に設定され、前記 N個のスイッチの各寄生抵抗の抵抗値は、 $r \times 2i$ 

 $(\Omega)$  に設定されることを特徴とする請求項1または $2^{-20}$  記載の可変抵抗回路。

【請求項4】 前記スイッチは、CMOSスイッチからなることを特徴とする請求項 $1\sim3$ のいずれかに記載の可変抵抗回路。

【請求項5】 請求項1~4のいずれかに記載の可変抵抗回路と、前記可変抵抗回路が接続され、前記可変抵抗 回路の抵抗値に応じて増幅率を変化させる演算増幅器と を備えることを特徴とする演算増幅回路。

【請求項6】 前記可変抵抗回路は、前記演算増幅器の入力端子に接続され、前記N個の抵抗のうち最も抵抗値 30の大きい抵抗が前記入力端子に接続されることを特徴とする請求項5記載の演算増幅回路。

【請求項7】 請求項5または6記載の演算増幅回路を含み、光ピックアップからの出力信号を増幅する増幅回路を備え、前記増幅回路と他の回路とがCMOS集積回路により1チップ化して形成されることを特徴とする半導体集積回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、直列に接続される 40 複数の抵抗の各々に並列に接続される複数のスイッチを オン/オフすることにより抵抗値を変化させる可変抵抗 回路、この可変抵抗回路を用いた演算増幅回路、および この演算増幅回路を用いた半導体集積回路に関するもの である。

[0002]

【従来の技術】近年、CD (Compact Disc) ドライブ、CD-ROM (Compact Disc Read Only Memory) ドライブ等の光ディスクドライブ装置が一般に普及し、これらの光ディスクドライブ装置に用いられる種々の半導体 50

2

集積回路が開発されている。

【0003】図6は、従来のCD-ROMドライブに用いられる半導体集積回路の構成を示すプロック図である。

【0004】図6に示す回路は、複数の半導体集積回路から構成され、信号処理回路200、RF(Radio Frequency)アンプ220、駆動回路230、マイコン(マイクロコンピュータ)240およびDRAM(Dynamic Random Access Memory)250を備える。

【0005】信号処理回路200は、DSP (Digital Signal Processor) 201、DAC (Digital Analog Converter) 202、サーボ回路203およびエラー訂正回路204を含む。RFアンプ220は、バイポーラ集積回路により別部品で構成され、信号処理回路200は、CMOS (Complementary Metal Oxide Semiconductor)集積回路により1チップ化されている。

【0006】光ピックアップ210によりCD-ROMディスク上に記録されたデータがRF信号に変換され、RFアンプ220へ出力される。RFアンプ220は、入力されたRF信号から再生信号(EFM (Eight to Fourteen Modulation)信号)、フォーカスエラー信号およびトラッキングエラー信号等を生成し、信号処理回路200へ出力する。

【0007】信号処理回路200は、DSP201およびサーボ回路203によりフォーカスエラー信号およびトラッキングエラー信号等から光ピックアップ210を制御するための制御信号を作成し、駆動回路230へ出力する。駆動回路230は、入力された制御信号に応じて光ピックアップ210内のアクチュエータを駆動し、良好なRF信号を再生するように光ピックアップ210が制御される。

【0008】また、信号処理回路200は、エラー訂正回路204によりDRAM250を用いて再生データのエラー訂正を行い、音声信号を再生する場合はDAC202により再生データをアナログ信号へ変換して出力する。

【0009】マイコン240は、ドライブ全体の動作を制御するシステムコントローラとして機能し、必要に応じて信号処理回路200とデータ等を送受信し、CD-ROMドライブの種々の動作が実行される。

【0010】上記のように構成されたCD-ROMドライブのRFアンプ220は、CD、CD-ROM、CD-RW (Compact Disc Rewritable )等の種々の光ディスクを再生するため、種々のレベルのRF信号に対応するために内部でRF信号の増幅率を種々変化させている。このため、RFアンプ220内には、RF信号の増幅率を変化させるPGA(プログラマブルゲインアンプ)等が備えられ、ゲイン調整用に種々の抵抗値に設定可能な可変抵抗回路が用いられている。

【0011】図7は、従来の可変抵抗回路の構成を示す

回路図である。図7に示す可変抵抗回路は、デコード回路300、スイッチSW0~SW255、抵抗TR0~TR255を含む。

【0012】 256個の抵抗TR $0\sim$ TR255は、直列に接続され、すべての抵抗TR $0\sim$ TR255の抵抗値はR $(\Omega)$  に設定され、各抵抗TR $0\sim$ TR255は同一の抵抗である。スイッチSW $0\sim$ SW255の各々は、対応する抵抗TR $0\sim$ TR255に並列に接続され、各スイッチSW $0\sim$ SW255は同一のスイッチである。スイッチSW $0\sim$ SW255がオンすることにより当該スイッチが接続されている抵抗がバイパスされ、可変抵抗回路の抵抗値が変化する。

【0013】デコード回路300には、8ピットの制御信号d1~d8が入力され、制御信号d1は、最下位ピットを表す制御信号であり、制御信号d8は、最上位ピットを表す制御信号であり、制御信号d1~d8により0~255の各値を表すことができる。デコード回路300は、8ピットの制御信号d1~d8をデコードし、スイッチSW0~SW255をオン/オフして8ビットの制御信号d1~d8が表すデータに対応する抵抗値を20設定するための制御信号をスイッチSW0~SW255~出力する。

【0014】スイッチSW0~SW255は、デコード回路300から出力される制御信号によりそれぞれオン/オフレ、オンしたスイッチは、抵抗をバイパスする。したがって、8ビットの制御信号 d1~d8に応じて256個の抵抗TR0~TR255のうち任意の抵抗をバイパスすることにより、可変抵抗回路の抵抗値が、0( $\Omega$ )、R( $\Omega$ )、2R( $\Omega$ )、…、255R( $\Omega$ )のうちの任意の抵抗値に設定される。

【0015】図8は、従来の他の可変抵抗回路の構成を示す回路図である。図8に示す可変抵抗回路は、スイッチSW10~SW17、抵抗TR10~TR17を含む。8個の抵抗TR10~TR17は、直列に接続され、抵抗TR10の抵抗値はR( $\Omega$ )であり、抵抗TR11の抵抗値は2R( $\Omega$ )であり、抵抗TR12の抵抗値は4R( $\Omega$ )であり、以降、各抵抗の抵抗値が順に2倍され、最終の抵抗TR17の抵抗値は128R( $\Omega$ )に設定されている。

【0016】各スイッチSW $10\sim$ SW17は、対応す  $^{40}$  る抵抗TR $10\sim$ TR17に並列に接続され、スイッチSW $10\sim$ SW17がオンすることにより当該スイッチが接続されている抵抗がバイパスされる。

【0017】スイッチSW10~SW17には、上記の8ビットの制御信号d1~d8がそれぞれ入力され、可変抵抗回路の抵抗値が、 $0(\Omega)$ 、R $(\Omega)$ 、2R $(\Omega)$ 、…、255R $(\Omega)$ 0つうち任意の抵抗値に設定される。

[0018]

【発明が解決しようとする課題】上記のように、図7に 50

4

示す可変抵抗回路では、8 ビットの分解能を実現するために、2 5 6 個の抵抗TR 0  $\sim$  TR 2 5 5 およびスイッチSW 0  $\sim$  SW 2 5 5 が必要となり、さらに8 ビットの制御信号 d 1  $\sim$  d 8 をデコードするデコード回路 3 0 0 も必要となる。したがって、可変抵抗回路の回路面積が非常に大きくなり、このように回路面積の大きい可変抵抗回路を他の回路と集積化する場合、集積回路の面積が増大する。

【0019】また、図8に示す可変抵抗回路では、スイッチSW10~SW17の寄生抵抗により可変抵抗回路の抵抗値の線形性が劣化してしまう。すなわち、各スイッチSW10~SW17がすべてオフしている場合、可変抵抗回路の抵抗値は255R( $\Omega$ )とすると、スイッチSW10~SW17がすべてオフしている場合、可変抵抗回路の抵抗値は255R( $\Omega$ )となり、スイッチSW11~SW17がオフしている場合、 $254R+r\times R/(r+R)$ ( $\Omega$ )となり、スイッチSW11がオンし、スイッチSW10、SW12~SW17がオフしている場合、 $253R+2r\times R/(r+2R)$ ( $\Omega$ )となり、スイッチSW10、SW11がオンし、スイッチSW10、SW11がオンし、スイッチSW10、CY110、SW111がオンし、スイッチSW111がオンと、スイッチSW111が

【0020】このように、可変抵抗回路の抵抗値の変化量は、 $R-r\times R/(r+R)$ ( $\Omega$ )、 $R+r\times R/(r+R)$ 0、 $R+r\times R/(r+R)$ 0、 $R-r\times R/(r+R)$ 0 、 $R-r\times R/(r+$ 

【0021】また、可変抵抗回路の抵抗値の線形性を確保しようとすると、スイッチSW10~SW17の寄生抵抗が可変抵抗回路の抵抗値にほとんど影響しないようにするため、スイッチSW10~SW17のサイズを十分に大きくしなければならない。このため、可変抵抗回路の回路面積が大きくなり、このように回路面積の大きい可変抵抗回路を他の回路と集積化する場合、集積回路の面積が増大する。

【0022】上記のように、従来の可変抵抗回路では、回路の省面積化が困難であったり、または、省面積化は可能であるが、抵抗値の高精度化が困難であったりするため、省面積化と高精度化を両立することはできない。 【0023】本発明の目的は、回路面積を小さくすることができるとともに、高精度に抵抗値を設定することができる可変抵抗回路、この抵抗回路を用いた演算増幅回路およびこの演算増幅回路を用いた半導体集積回路を提供することである。

[0024]

【課題を解決するための手段および発明の効果】(1)

第1の発明

第1の発明に係る可変抵抗回路は、少なくとも一つの抵抗の抵抗値が異なり、直列に接続されるN(Nは2以上の整数)個の抵抗と、N個の抵抗の各々に並列に接続されるN個のスイッチとを備え、N個のスイッチをオン/オフすることにより抵抗値を変化させる可変抵抗回路であって、オンされたときのN個のスイッチの各々の寄生抵抗の抵抗値が、当該スイッチが並列に接続される抵抗の抵抗値に比例するもしくは比例に類似する正の相関を持つものである。

【0025】本発明に係る可変抵抗回路では、N個の抵 抗が直列に接続され、スイッチがN個の抵抗の各々に並 列に接続され、スイッチをオンすることによりオンされ たスイッチに接続される抵抗がバイパスされ、抵抗値が 変化する。このとき、N個の抵抗のうち少なくとも一つ の抵抗の抵抗値が異なるため、バイパスされる抵抗の組 み合わせを変更することにより抵抗の数以上の種々の抵 抗値を設定することができ、小さい回路面積で多くの抵 抗値を設定することができる。また、オンされたときの スイッチの寄生抵抗の抵抗値が、当該スイッチが並列に 20 接続される抵抗の抵抗値に比例するもしくは比例に類似 する正の相関を持つため、スイッチの寄生抵抗と抵抗と の合成抵抗値が抵抗の抵抗値に比例し、可変抵抗値の抵 抗値の線形性を確保することができる。この結果、可変 抵抗回路の回路面積を小さくすることができるととも に、高精度に抵抗値を設定することができる。

【0026】(2)第2の発明

第2の発明に係る可変抵抗回路は、第1の発明に係る可変抵抗回路の構成において、N個のスイッチの各々は、抵抗に並列に接続されるトランジスタを含み、トランジ 30 スタのゲート幅が当該トランジスタが並列に接続される抵抗の抵抗値に逆比例するもしくは逆比例に類似する負の相関を持つものである。

【0027】この場合、トランジスタのゲート幅が抵抗の抵抗値に逆比例するもしくは逆比例に類似する負の相関を持つことにより、トランジスタの寄生抵抗の抵抗値を抵抗の抵抗値に比例させることができるので、ゲート幅を変更するだけで寄生抵抗を調整することができ、容易に可変抵抗回路を製造することができる。

【0028】(3)第3の発明

第3の発明に係る可変抵抗回路は、第1または第2の発明に係る可変抵抗回路の構成において、N個の抵抗の各抵抗値は、 $R \times 2$ i (iは $0 \sim (N-1)$ の整数)

 $(\Omega)$  に設定され、N個のスイッチの各寄生抵抗の抵抗値は、 $r \times 2$ !  $(\Omega)$  に設定されるものである。

【0029】この場合、N個の抵抗により2N通りの抵抗値を設定することができるので、可変抵抗回路の回路面積を非常に小さくすることができるとともに、Nビットの制御信号により2N通りの抵抗値のうち任意の抵抗値に設定することができるので、可変抵抗回路の制御が50

6

容易となる。

【0030】(4)第4の発明

第4の発明に係る可変抵抗回路は、第1~第3の発明に係る可変抵抗回路の構成において、スイッチは、CMOSスイッチからなる。この場合、可変抵抗回路を含む回路をCMOS集積回路により構成することができる。

【0031】(5)第5の発明

第5の発明に係る演算増幅回路は、第1~第4のいずれかの発明に係る可変抵抗回路と、可変抵抗回路が接続され、可変抵抗回路の抵抗値に応じて増幅率を変化させる演算増幅器とを備えるものである。

【0032】本発明に係る演算増幅回路では、第1~第4のいずれかの発明に係る可変抵抗回路が演算増幅器に接続され、高精度に抵抗値を変化させることができる可変抵抗回路の抵抗値に応じて増幅率を変化させているので、高精度に増幅率を設定することができるとともに、可変抵抗回路の回路面積が小さいので、演算増幅回路の回路面積も小さくすることができる。

【0033】(6)第6の発明

第6の発明に係る演算増幅回路は、第5の発明に係る演算増幅回路の構成において、可変抵抗回路は、演算増幅 器の入力端子に接続され、N個の抵抗のうち最も抵抗値 の大きい抵抗が入力端子に接続されるものである。

【0034】この場合、スイッチにより各抵抗を結合するノードに寄生容量が形成され、この寄生容量と各抵抗によるCR時定数による影響を受けるが、入力端子に接続される抵抗の抵抗値が最も大きいので、最も抵抗値が大きい抵抗に作用する寄生容量が最も小さくなり、トータルとして可変抵抗回路自体のCR時定数を小さくすることができ、周波数特性の良好な演算増幅回路を実現することができる。

【0035】(7)第7の発明

第7の発明に係る半導体集積回路は、第5または第6の発明に係る演算増幅回路を含み、光ピックアップからの出力信号を増幅する増幅回路を備え、増幅回路と他の回路とがCMOS集積回路により1チップ化して形成されるものである。

【0036】本発明に係る半導体集積回路では、光ピックアップからの出力信号を増幅する増幅回路に、高精度に増幅率を設定することができるとともに、回路面積を小さくすることができる第5または第6の発明に係る演算増幅回路を用い、増幅回路を他の回路とCMOS集積回路により1チップ化して形成しているので、高精度かつ省面積化された増幅回路を含む光ディスクドライブ装置用の1チップCMOS集積回路を実現することができる。

[0037]

【発明の実施の形態】図1は、本発明の一実施の形態に よる可変抵抗回路の構成を示す回路図である。

【0038】図1において、可変抵抗回路VTは、抵抗

 $T1 \sim T8$  およびスイッチ $S1 \sim S8$  を含む。抵抗T1 は、端子N1 と抵抗T2 との間に接続され、抵抗T1には並列にスイッチS1 が接続される。以降同様に、並列に接続された抵抗 $T2 \sim T8$  およびスイッチ $S2 \sim S8$  が直列に接続される。スイッチ $S1 \sim S8$ には、8 ビットの制御信号 $d1 \sim d8$ が入力され、制御信号 $d1 \sim d8$ に応じてスイッチ $S1 \sim S8$ がオン/オフする。

【0039】抵抗T1の抵抗値は $R(\Omega)$  であり、抵抗 T2の抵抗値は $2R(\Omega)$  であり、以降、抵抗 $T3\sim T$  8の各抵抗値は順次2倍に設定される。すなわち、抵抗 10  $T1\sim T8$ の各抵抗値は、 $R\times 2$ i ( $i=0\sim 7$ )

( $\Omega$ ) に設定される。また、オンしたときのスイッチS  $1\sim S$  8 の各寄生抵抗の抵抗値は、 $r\times 2^i$  ( $i=0\sim 7$ ) ( $\Omega$ ) に設定される。したがって、各抵抗T  $1\sim T$  8 の抵抗値と当該抵抗に並列に接続されるスイッチS  $1\sim S$  8 の寄生抵抗の抵抗値は比例する。

【0040】制御信号d  $1\sim$ d 8 は8 ビットのデータに対応し、制御信号d 1 が最下位ビットに対応する信号であり、制御信号d 8 が最上位ビットに対応する信号であり、制御信号d  $1\sim$ d 8 により、 $0\sim255$  の各値を表 20 すことができる。制御信号d  $1\sim$ d 8 が 1 のとき、スイッチS  $1\sim$ S 8 はオンし、 $1\sim$ S  $1\sim$ S

【0041】例えば、制御信号d1~d8として1、1、1、1、1、1、1、1 がスイッチS1~S8に入力されると、スイッチS1~S8はすべてオフし、可変抵抗回路VTの抵抗値は、抵抗T1~T8の抵抗値が加算され、255R( $\Omega$ )となる。

【0042】制御信号d  $1\sim$ d 8として0、1、1、1、1、1、1、1 が入力されると、スイッチS 1がオンし、スイッチS  $2\sim$ S 8はオフする。このとき、抵抗  $T2\sim$ T 8は直列に接続され、この部分の抵抗値は254R( $\Omega$ )となり、スイッチS 1および抵抗 T1 の合成抵抗値は  $r\times$ R/(r+R)( $\Omega$ )となり、可変抵抗回路 V Tの抵抗値は 254R+ $r\times$ R/(r+R)( $\Omega$ )となる。

【0044】上記のように、可変抵抗回路VTの抵抗値は、制御信号d1~d8に応じてR-r×R/(r+R)(Ω)ずつ変化する。このように、可変抵抗回路V 50

Tの抵抗値は、 $R-r \times R \diagup (r+R)$  ( $\Omega$ ) の一定の割合で変化し、線形性を確保することができる。

【0045】また、8個の抵抗T1~T8により28通りの抵抗値を設定することができるので、可変抵抗回路VTの回路面積を非常に小さくすることができるとともに、8ビットの制御信号d1~d8により28通りの抵抗値のうち任意の抵抗値に設定することができるので、可変抵抗回路VTの抵抗値を容易に制御することができる。

【0046】なお、上記の説明では、8個の抵抗およびスイッチを用いたが、直列に接続される抵抗およびスイッチの数は上記の例に特に限定されず、可変すべき抵抗値等に応じて他の数の抵抗およびスイッチを用いてもよい。また、各抵抗の抵抗値も上記の例に特に限定されず、可変すべき抵抗値等に応じて種々の抵抗値を用いることができ、その配列も上記のように、端子N1から端子N2へ順次増加させる配列に特に限定されず、各抵抗を異なる位置に配列してもよい。また、寄生抵抗の抵抗値は、抵抗の抵抗値に完全に比例しなくても、抵抗の抵抗値に対して比例に類似する正の相関を持つようにしてもよい。

【0047】図2は、図1に示すスイッチS1~S8の一例を示す回路図である。図2に示すスイッチSiは、Nチャネル型MOS電界効果トランジスタ(以下、NMOSトランジスタという)Q1、Pチャネル型MOS電界効果トランジスタ(以下、PMOSトランジスタという)Q2およびインバータI1を含む。

【0048】NMOSトランジスタQ1およびPMOSトランジスタQ2は、端子N11と端子12との間に接続され、NMOSトランジスタQ1のゲートにはインバータI1を介して制御信号di(i=1~8)が入力され、PMOSトランジスタQ2のゲートには制御信号diが入力され、CMOSスイッチが構成される。したがって、制御信号diとして1が入力されると、NMOSトランジスタQ1およびPMOSトランジスタQ2がオフし、0が入力されるとオンする。

【0049】上記のように構成されたCMOSスイッチを図1に示すスイッチ $S1\sim S8$ に用いる場合、NMOSトランジスタQ1およびPMOSトランジスタQ2のゲート長は一定にし、ゲート幅Wを変化させ、スイッチの寄生抵抗の抵抗値を上記のように設定している。

【0050】すなわち、スイッチS1のNMOSトランジスタQ1およびPMOSトランジスタQ2のゲート幅をWとした場合、スイッチS2のNMOSトランジスタQ1およびPMOSトランジスタQ2のゲート幅はW/2に設定され、スイッチS3のNMOSトランジスタQ1およびPMOSトランジスタQ2のゲート幅はW/4に設定され、以降同様にゲート幅が順次2分の1に設定される。このようにゲート幅を変化させることにより、各CMOSスイッチの寄生抵抗の抵抗値を、 $r \times 2$ i

(i=0~7) ( $\Omega$ ) に設定することができる。

【0051】また、上記のように、スイッチS1~S8をトランジスタで構成する場合、可変抵抗回路VTの線形性は、寄生抵抗の抵抗値の大きさに依存しないため、トランジスタサイズを特別大きくする必要がなくなり、可変抵抗回路の回路面積を小さくすることができる。

【0052】なお、スイッチS1~S8は、上記のCMOSスイッチに特に限定されず、オンしたときの寄生抵抗の抵抗値を接続される抵抗の抵抗値に応じて設定できるものであれば、他のスイッチを用いてもよい。また、トランジスタのゲート幅は、抵抗の抵抗値に完全に逆比例しなくても、抵抗の抵抗値に対して逆比例に類似する負の相関を持つようにしてもよい。

【0053】図3は、図1に示す可変抵抗回路を用いた 演算増幅回路の一例を示す図である。図3に示す演算増 幅回路は、可変抵抗回路VT、演算増幅器1および抵抗 T9を含む。

【0054】図3において、演算増幅器1の反転入力端子と端子N1との間には抵抗T9が接続され、非反転入力端子は所定の基準電圧を受ける。また、演算増幅器1 20の反転入力端子と出力端子との間には負帰還ループを構成する図1に示す可変抵抗回路VTが接続され、抵抗T1およびスイッチS1が出力端子に接続され、抵抗T8およびスイッチS8が反転入力端子に接続されている。

【0055】上記の構成により、図3に示す演算増幅回路では、可変抵抗回路VTの抵抗値をVRとし、抵抗T9の抵抗値をRfとすると、端子N1に入力される信号は、VR/Rfの増幅率で増幅され、端子N3から出力される。このとき、可変抵抗回路VTは、制御信号d1~d8に応じて256段階で抵抗値VRを良好な線形性30で変化させることができるので、端子N1から入力される信号を髙精度に増幅して端子N3から出力することができる。

【0056】また、端子N3側から抵抗T1~T8の抵抗値が順次大きくなり、反転入力端子に接続される抵抗T8の抵抗値が最も大きくなっている。このとき、各抵抗T1~T8を結合するノードに各スイッチS1~S8により寄生容量が形成され、抵抗の抵抗値が大きいとCR時定数が大きくなり、演算増幅回路の周波数特性が悪化する。

【0057】しかしながら、図3に示す演算増幅回路では、上記のように各抵抗T1~T8が配列されているため、演算増幅器の出力端子から帰還される信号は、抵抗値の小さい抵抗1から順に伝達されていく。このとき、最初の抵抗R1の先には複数のノードが存在し、寄生容量が最も大きくなるが、最後の抵抗R8の先には一つのノードしか存在せず、寄生容量も最も小さくなる。したがって、抵抗値が最も大きい抵抗R8に作用する寄生容量を最も小さくすることができ、トータルとして可変抵抗回路自体のCR時定数を小さくすることができ、演算50

10

増幅回路の周波数特性を向上することができる。

【0058】なお、上記の説明では、負帰還ループを構成する抵抗に可変抵抗回路VTを用いる場合の各抵抗の配列について説明したが、上記と同様の理由により人力抵抗として可変抵抗回路VTを用いる場合も反転入力端子に接続される抵抗の抵抗値を最も大きくすることが好ましい。

【0059】図4は、図3に示す演算増幅回路を用いた RFアンプのトラッキング系の信号処理部の構成を示す 回路図である。

【0060】なお、図4では、非点収差法を用いたフォーカスサーボを行うために中心部に設けられた4分割光検出部と、3ビーム法によるトラッキングサーボを行うために4分割光検出部の両側に設けられた2つの光検出部とからなる光検出部を用いた光ピックアップから出力される各信号を処理するCD-ROMドライブ用のRFアンプのうち、トラッキングサーボを行うためにトラッキングサーボ用の一方の光検出部からのトラッキング信号Eから他方の光検出部のトラッキング信号Fを減算してトラッキングエラー信号TEを出力する部分を示している。

【0061】図4に示すRFアンプは、抵抗T11~T23、演算増幅器11~18、可変抵抗回路VT11~VT15、コンデンサC11, C12および可変コンデンサVC11を含む。

【0062】抵抗T11の一端は、端子N11に接続され、一方の光検出部からトラッキング信号Eを受ける。 演算増幅器11の反転入力端子は抵抗T11の他端に接続され、非反転入力端子はシフト電圧VREF1を受ける端子N13に接続され、反転入力端子と出力端子との間には抵抗T13が接続される。これにより、端子N11から入力されるトラッキング信号Eをシフト電圧VREF1により5V系の信号から3V系の信号にシフトするレベルシフト回路が構成される。

【0063】演算増幅器11の出力端子と演算増幅器13の反転入力端子との間には可変抵抗回路VT11が接続され、演算増幅器13の非反転入力端子は所定の基準電圧を受け、演算増幅器13の反転入力端子と出力端子との間には抵抗T15が接続される。可変抵抗回路VT11は、複数の抵抗を用いて図1に示す可変抵抗回路と同様に構成され、可変抵抗回路VT11の抵抗値として4種類の抵抗値を設定することができる。

【0064】これにより、プログラマブルゲインアンプが構成され、プログラマブルゲインアンプの増幅率として、0dB、6dB、14dB、20dBの増幅率を設定することができる。したがって、図4に示すRFアンプでは、増幅率を6dB切り替えることにより300m Vおよび600mVの信号を出力する2種類の光ピックアップに対応することができるとともに、増幅率を14dB切り替えることによりCD-RWドライブ用の光ピ

ックアップにも対応することができる。

【0065】演算増幅器1.3の出力端子と演算増幅器1 5の反転入力端子との間には抵抗T17が接続され、演 算増幅器15の非反転入力端子は所定の基準電圧を受 け、演算増幅器15の反転入力端子と出力端子との間に は可変抵抗回路VT13が接続されている。可変抵抗回 路VT13は、図1に示す可変抵抗回路と同様に構成さ れ、8ビットの制御信号に応じて抵抗値を256段階切 り替えることができる。これにより、バランス回路が構 成され、8ビットの制御信号に応じて0dB~6dBの 10 範囲を256段階で切り替えることができる。

【0066】抵抗T12の一端は、端子N12に接続さ れ、他方の光検出部からトラッキング信号Fを受ける。 演算増幅器12の反転入力端子は抵抗T12の他端に接 続され、非反転入力端子はシフト電圧VREF1を受け る端子N13に接続され、反転入力端子と出力端子との 間には抵抗T14が接続される。これにより、端子N1 2から入力されるトラッキング信号Fをシフト電圧VR EF1により5V系の信号から3V系の信号にシフトす るレベルシフト回路が構成される。

【0067】演算増幅器12の出力端子と演算増幅器1 4の反転入力端子との間には可変抵抗回路VT12が接 続され、演算増幅器14の非反転入力端子は所定の基準 電圧を受け、演算増幅器14の反転入力端子と出力端子 との間には抵抗T16が接続される。可変抵抗回路VT 12は、可変抵抗回路VT11と同様に構成され、可変 抵抗回路VT12の抵抗値として4種類の抵抗値が設定 できる。これにより、プログラマブルゲインアンプが構 成され、プログラマブルゲインアンプの増幅率として、 0dB、6dB、14dB、20dBの増幅率を設定す 30 ることができる。

【0068】演算増幅器14の出力端子と演算増幅器1 6の反転入力端子との間には抵抗T18が接続され、演 算増幅器16の非反転入力端子は外部から設定可能な基 準電圧VDA2を受ける端子N25に接続され、演算増 幅器16の反転入力端子と出力端子との間には可変抵抗 回路VT14が接続されている。可変抵抗回路VT14 は、可変抵抗回路VT13と同様に構成され、8ビット の制御信号に応じて抵抗値を256段階切り替えること ができる。これにより、バランス回路が構成され、8ビ 40 ットの制御信号に応じて0dB~6dBの範囲を256 段階で切り替えることができる。

【0069】演算増幅器15の出力端子と演算増幅器1 7の非反転入力端子との間には抵抗T19が接続され、 演算増幅器17の反転入力端子と非反転出力端子との間 にはコンデンサC11および抵抗T21が接続され、演 算増幅器16の出力端子と演算増幅器17の非反転入力 端子との間には抵抗T20が接続され、演算増幅器17 の非反転入力端子と反転出力端子との間には抵抗T22 およびコンデンサC12が接続され、演算増幅器17の 50 アンプ101、DSP102、DAC103、サーボ回

12

反転出力端子は所定の基準電圧を受ける。これにより、 減算回路が構成され、演算増幅器16の出力から演算増 幅器15の出力を減算した信号が演算増幅器17の非反 転出力端子から出力される。

【0070】演算増幅器17の非反転出力端子と演算増 幅器18の反転入力端子との間には可変抵抗回路VT1 5が接続され、演算増幅器18の非反転入力端子は所定 の基準電圧を受け、演算増幅器18の反転入力端子と出 力端子との間には可変コンデンサVC11および抵抗T 23が接続される。

【0071】可変抵抗回路VT15は、複数の抵抗を用 いて図1に示す可変抵抗回路と同様に構成され、4ビッ トの制御信号に応じて抵抗値を16段階切り替えること ができる。また、可変コンデンサVC11は、その容量 として2種類の容量を設定することができるように構成 されている。

【0072】これにより、プログラマブルゲインアンプ が構成され、4ビットの制御信号に応じて-6dB~6 d Bの範囲を16段階で切り替えることができるととも に、2種類の周波数特性を設定することができる。

【0073】上記の構成により、一方の光検出部のトラ ッキング信号Eは、レベルシフト回路として機能する演 算増幅器11によりシフト電圧VREF1により5V系 の信号から3V系の信号にシフトされ、プログラマブル ゲインアンプとして機能する演算増幅器13により0 d B、6dB、14dB、20dBのいずれかの増幅率に より増幅され、バランス回路として機能する演算増幅器 15により0dB~6dBの範囲で256段階のいずれ かのレベルでバランス調整され、他方の光検出部の出力 信号Fも上記と同様に処理される。

【0074】このようにして、レベル等が調整された出 カ信号E, Fは、減算回路として機能する演算増幅器1 7により減算され、最後に、演算増幅器18により-6 dB~6dBの範囲で16段階のいずれかの増幅率で増 幅され、トラッキングエラー信号TEが出力される。

【0075】また、図示を省略したフォーカス系の信号 処理部も上記と同様に構成され、4分割光検出部の出力 信号A, B, C, Dを用いて(A+C) - (B+D) を 演算し、フォーカスエラー信号FEが出力される。

【0076】上記のように、図4に示すRFアンプで は、多くの可変抵抗回路を用いており、本発明の可変抵 抗回路を用いることにより、可変抵抗回路を省面積化す ることができるとともに、抵抗値を高精度に設定するこ とができる。したがって、RFアンプ自体を省面積化す ることができるとともに、高精度化することができる。

【0077】図5は、図4に示すRFアンプを含むCD -ROMドライブ用半導体集積回路の構成を示すプロッ ク図である。

【0078】図5に示す半導体集積回路100は、RF

路104、マイコン105、エラー訂正回路106およびDRAM107を含む。

【0079】半導体集積回路100は、RFアンプ10 1、DSP102、DAC103、サーボ回路104、 マイコン105、エラー訂正回路106およびDRAM 107をCMOSプロセスにより集積化して1チップ化 したCMOS集積回路である。なお、DRAM107 は、コスト的な観点から、別チップとし、RFアンプ1 01、DSP102、DAC103、サーボ回路10 4、マイコン105およびエラー訂正回路106をCM 10 OS集積回路として1チップ化し、これらを同一パッケージ内に封止するようにしてもよい。

【0080】光ピックアップ110によりCD-ROMディスク上に記録されたデータがRF信号に変換され、RFアンプ101へ出力される。RFアンプ101は、図4に示すRFアンプと同様に構成され、入力されたRF信号から上記の処理によりフォーカスエラー信号、トラッキングエラー信号および再生信号(EFM(Eight to Fourteen Modulation)信号)等を生成し、DSP102へ出力する。

【0081】DSP102およびサーボ回路104は、フォーカスエラー信号およびトラッキングエラー信号等から光ピックアップ110を制御するための制御信号を作成し、駆動回路120へ出力する。駆動回路120は、入力された制御信号に応じて光ピックアップ110内のアクチュエータを駆動し、良好なRF信号を再生するように光ピックアップ110が制御される。

【0082】エラー訂正回路106は、DRAM107を用いて再生データのエラー訂正を行い、音声信号を再生する場合はDAC103により再生データをアナログ30信号へ変換して出力する。

【0083】マイコン240は、ドライブ全体の動作を制御するシステムコントローラとして機能し、必要に応じてDSP102等とデータ等を送受信し、CD-ROMドライブの種々の動作が実行される。

【0084】上記のように、図5に示す半導体集積回路 100では、省面積かつ高精度なRFアンプ101を用 いることにより、他のブロックを含めてCMOSプロセ スにより1チップ化することができ、小型でかつ高性能\* \*なCD-ROM用の1チップCMOS集積回路を実現することができる。

14

【0085】なお、上記の説明では、CD-ROMドライブの回路を例に説明したが、本発明の可変抵抗回路等が適用される回路は、この例に特に限定されず、省面積かつ高精度が要求される種々の回路に同様に適用することができ、同様の効果を得ることができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態による可変抵抗回路の構成を示す回路図である。

【図2】図1に示すスイッチの一例を示す回路図である。

【図3】図1に示す可変抵抗回路を用いた演算増幅回路の一例を示す図である。

【図4】図3に示す演算増幅回路を用いたRFアンプのトラッキング系の信号処理部の構成を示す回路図である

【図5】図4に示すRFアンプを含むCD-ROMドライブ用半導体集積回路の構成を示すプロック図である。

【図6】従来のCD-ROMドライブに用いられる半導体集積回路の構成を示すブロック図である。

【図7】従来の可変抵抗回路の構成を示す回路図である

【図8】従来の他の可変抵抗回路の構成を示す回路図である。

【符号の説明】

S1~S8 スイッチ

T1~T8 抵抗

VT, VT11~VT15 可変抵抗回路

Si CMOSスイッチ

1. 11~18 演算增幅器

100 半導体集積回路

101 RFアンプ

102 DSP

103 DAC


104 サーボ回路

105 マイコン


106 エラー訂正回路

107 DRAM


【図1】




【図2】









【図4】




【図5】




## 【図6】



## 【図7】



【図8】



#### フロントページの続き

## (72) 発明者 谷 邦之

大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内

Fターム(参考) 5D090 AA01 BB02 CC04 EE17

5J026 AA09 AA17

5J092 AA01 AA47 AA51 AA56 CA88

CA92 CA98 FA20 HA10 HA17

HA25 HA26 HA29 HA30 HA38

HA39 KA00 KA04 KA18 KA33

KA34 MA13 UL01

5J098 AA03 AA11 AB02 AB34 AC06

AC10 AC20 AC27 AD14 EA01

EA08